uma variedade interessante de metodologias de crescimento epitaxial sic, variando de epitaxia em fase líquida, epitaxia por feixe molecular e deposição química a vapor (cvd) foram investigadas. A técnica de crescimento em cvd é geralmente aceita como o método mais promissor para se obter reprodutibilidade, qualidade e produtividade do epilayer, necessários para a produção em massa. nos termos mais simples, as variações de sic cvd são realizadas aquecendo substratos sic em um “reator” de câmara com gases contendo silício e carbono que se decompõem e depositam si e c sobre o wafer, permitindo que um epilayer cresça em um poço. encomendou um único cristal em condições bem controladas. Os processos convencionais de crescimento epitaxial em sic cvd são realizados a temperaturas de crescimento do substrato entre 1400 ° C e 1600 ° C a pressões de 0,1 a 1 atm, resultando em taxas de crescimento da ordem de alguns micrômetros por hora. processos de crescimento em alta temperatura (até 2000 ° c) sic cvd, alguns usando químicos de crescimento baseados em haleto, também estão sendo explorados para obter taxas de crescimento epilayer sic mais altas da ordem de centenas de micrômetros por hora que parecem suficientes para crescimento de volume bocha, além de camadas epitaxiais muito espessas, necessárias para dispositivos de alta tensão. apesar do fato de que as temperaturas de crescimento sic excedem significativamente as temperaturas de crescimento epitaxial usadas para a maioria dos outros semicondutores, uma variedade de configurações de reatores de crescimento epitaxial sic cvd foi desenvolvida e comercializada. por exemplo, alguns reatores empregam fluxo de gás reagente horizontal através do sic wafer, enquanto outros dependem do fluxo vertical de gases reagentes; alguns reatores possuem placas de vidro cercadas por configurações de “parede quente” ou “parede quente” aquecidas, enquanto outros reatores de “parede fria” aquecem apenas um susceptor residente diretamente abaixo da pastilha sic. A maioria dos reatores usados para a produção comercial de eletrônicos sic giram a amostra para garantir a alta uniformidade dos parâmetros epilayer através do wafer. Os sistemas de cvd sic capazes de aumentar simultaneamente os epilayers em várias wafers permitiram maior rendimento de wafer para a fabricação de dispositivos eletrônicos sic.
o crescimento homoepitaxial, em que o polipo do sica epilayer coincide com o polipo do substrato sico, realizado por epitaxia de \"passo controlado\". epitaxia controlada por degrau é baseada no crescimento de epilayers em uma pastilha sic polida em um ângulo (chamado de “ângulo de inclinação” ou “ângulo fora do eixo”) de tipicamente 3 ° a 8 ° do plano basal (0 0 0 1) , resultando em uma superfície com degraus atômicos e terraços relativamente longos e planos entre as etapas. quando as condições de crescimento são adequadamente controladas e há uma distância suficientemente curta entre os degraus, os ados si e c que colidem com a superfície de crescimento encontram o caminho para os degraus, onde se ligam e incorporam no cristal. assim, o crescimento ordenado, lateral de \"fluxo de passo\" ocorre o que permite que a sequência de empilhamento politípico do substrato seja exatamente espelhada no epilayer em crescimento. wafers sic cortados com orientações de superfície não convencionais, como ( ) e ( ) , proporcionam uma geometria de superf�ie favor�el para os epilayers herdarem a sequ�cia de empilhamento (isto � polipipo) atrav� do fluxo do passo do substrato. quando as condições de crescimento não são apropriadamente controladas quando as etapas estão muito distantes, como pode ocorrer com superfícies de substrato sic mal preparadas que são polidas dentro de \u003c1 0o do plano basal, ilha de adatoms de crescimento n Ucleate e vínculo no meio de terraços em vez de nos degraus. A nucleação de ilhas não controlada (também chamada de nucleação do terraço) em superfícies sic leva ao crescimento heteroepitaxial de 3c-sic de baixa qualidade. para ajudar a prevenir a nucleação do terraço espúrio de 3c-sic durante o crescimento epitaxial, a maioria dos substratos comerciais de 4h e 6h-sic são polidos para inclinar os ângulos de 8 ° e 3,5 ° fora do plano basal, respectivamente. Até o momento, todos os eletrônicos sic comerciais dependem de camadas homoepitaxiais que são cultivadas nessas wafers “off-axis” preparadas (0 0 0 1) no eixo c. A remoção adequada da contaminação da superfície residual e dos defeitos resultantes do processo de corte e polimento da pastilha sic também é vital para a obtenção de epilayers sic de alta qualidade com defeitos mínimos de deslocamento. As técnicas empregadas para preparar melhor a superfície do sic-wafer antes do crescimento epitaxial vão desde o condicionamento a seco até o polimento químico-mecânico (cmp). À medida que a bolacha sic é aquecida em uma câmara de crescimento em preparação para o início do crescimento epilayer, uma corrosão gasosa de pré-reduto in-situ de alta temperatura (tipicamente usando h2 e / ou hcl) é geralmente realizada para eliminar contaminação e defeitos superficiais. Vale a pena notar que o processamento otimizado de pré-peneiramento permite o crescimento de fluxo escalonado de homoepilayers de alta qualidade mesmo quando o ângulo de inclinação do substrato é reduzido para \u0026 lt;...
O doping in-situ durante o crescimento epitaxial de cvd é principalmente realizado através da introdução de nitrogênio (geralmente) para o tipo-n e alumínio (geralmente trimetil- ou trietilalumínio) para epilaysers tipo-p. alguns dopantes alternativos, como fósforo e boro, também foram investigados para os epilaysers tipo n e p, respectivamente. enquanto algumas variações no doping epilayer podem ser realizadas estritamente pela variação do fluxo de dopantes, a metodologia de doping do site-competition permitiu que uma faixa muito mais ampla de doping sic fosse realizada. Além disso, a competição no local também tornou as dopings epilayer moderadas mais confiáveis e repetitivas. A técnica dopantcontrol de concorrência no local baseia-se no fato de que muitos dopantes de sic preferencialmente incorporam em locais de rede si ou em sítios de rede. Como exemplo, o nitrogênio incorpora preferencialmente em locais de treliça normalmente ocupados por átomos de carbono. por cultivo súbito epitaxialmente sob condições ricas em carbono, a maior parte do nitrogênio presente no sistema de cvd (seja um contaminante residual ou intencionalmente introduzido) pode ser excluída da incorporação ao cristal sic em crescimento. ao contrário, ao crescer em um ambiente deficiente em carbono, a incorporação de nitrogênio pode ser aprimorada para formar epilayers altamente dopados para contatos ôhmicos. o alumínio, que é oposto ao nitrogênio, prefere o local da sic, e outros dopantes também foram controlados pela competição local, variando adequadamente a relação si / c durante o crescimento do cristal. sic epilayer dopings variando de 9 × para 1 × estão comercialmente disponíveis, e os pesquisadores relataram obter dopings sobre um fator de 10 maiores e menores do que esse intervalo para as dopagens tipo n e p. a orientação da superfície da bolacha também afeta a eficiência da incorporação de dopagem durante o crescimento epilayer. até o momento, os epilayers disponíveis para os consumidores especificarem e comprarem para atender às necessidades de aplicação de seu próprio dispositivo têm tolerâncias de espessura e doping de ± 25% e ± 50%, respectivamente. no entanto, alguns epilayers sic utilizados para produção de dispositivos de alto volume são muito mais otimizados, exibindo \u0026 lt; 5% de variação em dopagem e espessura.
A tabela 5.2 resume os principais defeitos de deslocamento conhecidos encontrados em wafers e epilayers comerciais atuais de 4h e 6h. uma vez que as regiões ativas dos dispositivos residem em epilayers, o conteúdo do defeito epilayer é claramente de importância primordial para o desempenho do dispositivo sic. entretanto, como evidenciado na tabela 5.2, a maioria dos defeitos epilayer se originam de luxações encontradas no substrato sic subjacente antes da deposição epilayer. Mais detalhes sobre o impacto elétrico de alguns desses defeitos em dispositivos específicos são discutidos mais adiante na seção 5.6. o defeito de micropipe é considerado como o mais óbvio e danoso defeito de \"dispositivo-killer\" para dispositivos eletrônicos sic. uma micropipe é uma luxação de parafuso axial com um núcleo oco (diâmetro da ordem de um micrômetro) na pastilha sic e epilayer que se estende aproximadamente paralela ao eixo c cristalográfico normal à superfície da bolacha polida do eixo c. esses defeitos transmitem uma tensão local considerável ao cristal sic circundante, que pode ser observado usando topografia de raios-x ou polarizadores cruzados ópticos. Ao longo de uma década, os esforços substanciais dos fornecedores de material sic conseguiram reduzir quase 100 vezes as densidades de micropipetas de sic wafer, e algumas boules sic completamente livres de micropipes foram demonstradas. além disso, foram desenvolvidas técnicas de crescimento epitaxial para fechamento de micropipetas de substrato sic (efetivamente dissociando a luxação axial de núcleo oco em múltiplas luxações de núcleo fechado). no entanto, essa abordagem ainda não atendeu aos exigentes requisitos de confiabilidade eletrônica para dispositivos de energia comercial sic que operam em campos elétricos elevados. mesmo que os defeitos de \"dispositivo-killer\" de micropipeta tenham sido quase eliminados, os wafers e epilayers comerciais de 4h e 6hsic ainda contêm densidades muito altas (\u0026 gt; 10.000 , resumido na tabela 5.2) de outros defeitos de deslocamento menos nocivos. enquanto essas luxações remanescentes não são atualmente especificadas em fichas de especificação de fornecedores de material sico, elas são, no entanto, responsáveis por uma variedade de comportamentos de dispositivos não ideais que impediram a reprodutibilidade e comercialização de alguns dispositivos eletrônicos sic (particularmente alto campo elétrico). defeitos de deslocamento de parafuso axial de núcleo fechado são semelhantes em propriedades de estrutura e de deformação a micropipes, exceto que seus vetores de hambúrgueres são menores para que o núcleo seja sólido em vez de um vazio oco. como mostrado na tabela 5.2, defeitos de deslocamento do plano basal e defeitos de deslocamento do bordo de rosca também são abundantes em discos comerciais sic. como discutido mais adiante na seção 5.6.4.1.2, a degradação do dispositivo elétrico de 4 horas causada pela expansão de falhas de empilhamento iniciadas a partir de d...
Para minimizar os custos de desenvolvimento e produção da sic electronics, é importante que a fabricação de dispositivos sic aproveite ao máximo a infraestrutura existente de processamento de wafer silício e gás. Como será discutido nesta seção, a maioria das etapas necessárias para fabricar a eletrônica sic a partir de wafers sic pode ser realizada usando-se processos eletrônicos modificados e ferramentas de fabricação de silício comercial.
como discutido na seção 4, 4h e 6h-sic são as formas muito superiores de qualidade de dispositivos semicondutores comercialmente disponíveis na forma de wafer produzida em massa. portanto, somente os métodos de processamento de dispositivos de 4h e 6h serão explicitamente considerados no restante desta seção. Deve-se notar, no entanto, que a maioria dos métodos de processamento discutidos nesta seção são aplicáveis a outros politipos de sic, exceto no caso de uma camada 3c-sic ainda residente em um substrato de silício, onde todas as temperaturas de processamento precisam ser mantidas. bem abaixo da temperatura de fusão do silício (~ 1400 ° c). é geralmente aceito que a mobilidade transportadora substancialmente maior de 4h-sic e as menores energias de ionização dopante em comparação com 6h-sic (tabela 5.1) devem torná-lo o politipo de escolha para a maioria dos dispositivos eletrônicos sic, desde que todos os outros processamentos, desempenho e custo Os problemas relacionados se mostram como sendo aproximadamente iguais entre os dois politipos. além disso, a anisotropia de mobilidade inerente que degrada a condução paralela ao eixo c cristalográfico em 6h-sic favorece particularmente 4h-sic para configurações de dispositivo de potência vertical (seção 5.6.4). porque a energia de ionização dos dopantes aceitadores do tipo p é significativamente mais profunda do que para os doadores do tipo n, uma condutividade muito maior pode ser obtida para os substratos sicos do tipo n do que para os substratos do tipo p.
o fato de que os coeficientes de difusão da maioria dos sic dopantes são insignificantemente pequenos (em 1800 ° C) é excelente para manter a estabilidade da junção do dispositivo, porque os dopantes não se difundem de forma indesejável à medida que o dispositivo é operado longo prazo a altas temperaturas. infelizmente, essa característica também em grande parte (exceto para b no extremo temperaturas elevadas) impede o uso da difusão dopante convencional, uma técnica altamente útil empregado na fabricação de microeletrônica de silício, para doping padronizado de sic. A dopagem de sic lateralmente padronizada é realizada por implantação iônica. isso restringe um pouco a profundidade que a maioria dos dopantes pode ser convencionalmente implantada a \u0026 lt; 1 μm usando dopantes e implantes convencionais equipamento. Em comparação com os processos de silício, a implantação de uma sílica requer um orçamento térmico muito mais elevado para conseguir uma ativação elétrica aceitável do implante dopante. resumos de processos de implantação iónica para vários dopantes podem ser encontrados em. a maioria destes processos baseia-se na realização da implantação em temperaturas variando de temperatura ambiente a 800 ° c usando um padrão (às vezes de alta temperatura) material de máscara. a temperatura elevada durante o implante promove alguma auto-recuperação da rede durante o implante, para que os danos e segregação de silício deslocado e átomos de carbono não se torne excessiva, especialmente em implantes de alta dose, frequentemente empregados para formação de contato ôhmico. co-implantação de carbono com dopantes tem sido investigada como um meio de melhorar a condutividade elétrica dos camadas implantadas fortemente dopadas. após a implantação, a máscara de padronização é removida e uma temperatura mais alta (~ 1200 a 1800 ° c) recozimento é realizado para atingir a ativação elétrica máxima de íons dopantes. o recozimento final as condições são cruciais para a obtenção das propriedades elétricas desejadas das camadas implantadas por íon. em maior temperatura de recozimento do implante, a morfologia da superfície sic pode degradar seriamente. porque sublimação gravação é dirigida principalmente pela perda de silício da superfície do cristal, recozimento em sobrepressões de silício pode ser usado para reduzir a degradação da superfície durante os recozimentos a alta temperatura. tal sobrepressão pode ser atingido por fontes sólidas próximas, como o uso de um cadinho sic fechado com tampa sic e / ou sic pó perto da bolacha, ou por recozimento numa atmosfera contendo silano. similarmente, robusto depositado camadas de cobertura como aln e grafite, também se mostraram eficazes em preservar melhor a superfície sic morfologia durante o recozimento por implantação iônica de alta temperatura. como evidenciado por um número de trabalhos, as propriedades elétricas e a estrutura do defeito da dopagem 4h-sic por implante iônico e recozimento são geralmente inferio...
todos os eletrônicos semicondutores úteis requerem caminhos de sinal condutivo dentro e fora de cada dispositivo, bem como interconexões condutivas para transportar sinais entre dispositivos no mesmo chip e circuito externo elementos que residem fora do chip. enquanto sic em si é teoricamente capaz de operação elétrica fantástica sob condições extremas (seção 5.3), tal funcionalidade é inútil sem contatos e interconexões que também são capazes de operar sob as mesmas condições. a durabilidade e confiabilidade de contatos e interconexões de metal-semicondutor são um dos principais fatores que limitam o limites de alta temperatura da eletrônica sic. Da mesma forma, contatos e metalizações do dispositivo sic de alta potência terá que suportar tanto a alta temperatura quanto a alta tensão de corrente nunca antes encontradas na experiência de eletrônica de energia de silício. o assunto da formação de contato metal-semicondutor é um campo técnico muito importante, muito amplo para ser discutido em grande detalhe aqui. para discussões gerais sobre o contato metal-semicondutor física e formação, o leitor deve consultar as narrativas apresentadas nas referências 15 e 104. referências discutem principalmente contatos ôhmicos para semicondutores convencionais de banda estreita, como silício e gaas. visões gerais específicas da tecnologia de contato sic metal-semicondutor podem ser encontradas em referências 105-110. como discutido nas referências 105-110, há semelhanças e algumas diferenças entre sic contatos e contatos para semicondutores convencionais de banda estreita (por exemplo, silício, gaas). a mesma física básica e mecanismos de transporte atuais que estão presentes em contatos narrow-bandgap tais como estados de superfície, fermi-pinning, emissão termiônica e tunelamento, também se aplicam a contatos sic. uma conseqüência natural do bandgap mais largo de sic é a maior altura de barreira schottky efetiva. análogo à física de contato ôhmico de banda estreita, o estado microestrutural e químico de a interface sic-metal é crucial para entrar em contato com as propriedades elétricas. portanto, deposição pré-formal preparação da superfície, processo de deposição de metal, escolha de metal, e recozimento pós-deposição pode tudo afeta muito o desempenho resultante de contatos metálicos. porque a natureza química do a superfície sic inicial é fortemente dependente da polaridade da superfície, não é incomum obter resultados significativamente diferentes quando o mesmo processo de contato é aplicado à superfície da face do silício contra a superfície da face de carbono.
informações de contato
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
